Интервью с VIA

В последнее время компания VIA занимает все больше места на рынке чипсетов. В связи с этим возрастает интерес и к самой компании, её планам.
Предлагаем вам перевод интервью Ричарда Брауна (Richard Brown), главы департамента маркетинга VIA (оригинал находится здесь).

В связи с недавним анонсом nVidia nForce народ стал интересоваться, увидим ли мы высокопроизводительного конурента nForce от VIA? Будет ли у вас в будущем реализована поддержка двухканальной DDR? И если да, то как скоро?
Мы думаем, что nForce с двухканальной DDR позиционируется скорее на конкуренцию с неинтегрированными картами от nVidia на high-end сегменте, нежели на основной рынок SMA-чипсетов. Для поддержки двухканальной DDR необходима большая по размеру нестандартная упаковка чипа, равно как и шестислойный дизайн материнской платы. Таким образом, все это негативно сказывается на цене плат по отношению к обычной упаковке и четырехслойному дизайну. Если же оценивать производительность nForce на одном 64-битном канале DDR, то она будет находиться примерно на одинаковом уровне с нашими будущими DDR SMA чипсетами, которые увеличат пропускную способность памяти. При этом мы можем использовать менее сложное графическое ядро для достижения равной или даже лучшей производительности по сравнению с одноканальной DDR nForce.

Как показывает история, раньше VIA позиционировала себя в качестве производителя системной логики на low-end сегменте. В связи с ошибками Intel в конце 1999 года VIA попала на сегмент производительных компьютеров. Что планирует VIA для сохранения конкурентоспособности на этом сегменте, учитывая новые дешевые продукты SiS и ALi?
Я, пожалуй, соглашусь с тем, что VIA прошла на сегмент производительных компьютеров в связи с ошибками Intel. Мы сделали ставку на правильную технологию PC133 в качестве стандарта следующего поколения, и мы обладали необходимыми возможностями и ресурсами для ее успешной реализации на платформах Socket 370 и Socket A. Хотя наши конкуренты обладали теми же возможностями, но они либо выбрали неверные технологии, либо не смогли правильно их осуществить.

Давайте перейдем к многопроцессорным системам на Athlon. Планирует ли VIA выйти на рынок с таким решением? Каковы ваши планы насчет линейки Hammer? Я понимаю, что вы не можете говорить о необъявленных продуктах, но есть ли в планах VIA место для 2-х, 4-х и 8-процессорных систем? Если да, то будете ли вы партнером AMD по объявлению/запуску Hammer или вы планируете выпустить чипсет позже, подобно KX133?
Мы полагаем, что сейчас на рынке Athlon MP прекрасно справляется и сама AMD, поэтому мы не считаем, что в наших интересах, равно как и в интересах AMD, вхождение VIA на этот рынок. Мы высоко ценим наши близкие отношения с AMD, и совместно работаем над разработкой решений для линейки Hammer. К сожалению, сейчас я не могу сказать больше.

Проблема совместимости VIA с SBLive! уже стала притчей во языцах. Можете ли вы точно объяснить причину проблемы, какое было сделано решение и как VIA планирует избегать подобных ситуаций в будущем?
Проблема совместимости VIA с SBLive! связана с перегрузкой шины PCI. Мы решили эту проблему, посоветовав производителям материнских плат внести необходимые изменения в BIOS, и добавили исправление в драйверы VIA 4-in-1, доступные для скачивания конечным пользователям. Для предотвращения подобных ситуаций в будущем мы продолжаем улучать наше внутреннее тестирование, равно как пытаемся более тесно работать с производителями периферии типа Creative, дабы быть уверенными во включении систем VIA в их циклы внутреннего тестирования.

Учитывая растущие требования к пропускной способности чипсетов в современных компьютерах, что вы планируете для увеличения пропускной способности соединения между северным и южным мостом? 266 Мбайт/с, обеспечиваемых V-Link, сегодня хватает для большинства случаев, но на будущее, планируете ли вы перейти от V-Link к HyperTransport или вы будете обновлять спецификацию V-Link?
Мы не планируем отказываться от V-Link, так как у нее есть некоторый запас по пропускной способности. Сейчас V-Link является 8-битной 66-мегагерцовой шиной с учетверенной скоростью передачи за такт (quad pumped). Но мы легко можем перейти на 16-битную или 32-битную шину и увеличить частоту до 133 МГц или даже выше. Впрочем, HyperTransport выглядит неплохим решением для множества ситуаций, и мы тщательно к нему присматриваемся.

Одной из главных проблем современных чипсетов являются неотвратимые задержки на северном мосту каждый раз, когда процессор желает получить доступ к памяти. Micron даже отвел место в упаковке северного моста для интеграции L3-кэша для увеличения производительности. Что по этому поводу думает VIA и что нам следует ожидать от вас в будущем?
L3 кэш — это только частичное решение проблемы. Самые передовые протоколы процессорной шины учитывают различие в частотах, поэтому здесь применяются такие технологии как разделение шины, внеочередные циклы ответа (reply cycle) и буфер ожидания (deep outstanding bus buffer). Они позволяют уменьшить задержки, организуя конвейер и совмещая запросы процессора. Поэтому нам кажется, что задержки DRAM не являются столь уж серьезной проблемой, как считают некоторые люди. А повышение пропускной способности памяти даст в любом случае положительный прирост общей производительности.
Впрочем, мы всегда ищем любые возможные пути для увеличения общей производительности наших систем, и использование L3-кэша явно ускоряет доступ в связке процессор-память. Сейчас мы отрабатываем эффективную по цене/качеству архитектуру для организации L3 кэша, но мы должны тщательно ее протестировать, равно как изучить связанные с ней технологии, перед тем как начать ее использовать в своих чипсетах.

Что думает VIA по поводу перспектив использования DDR памяти в производительных компьютерах? Учитывая возрастающие требования приложений к пропускной способности памяти настанет время, когда пропускной способности 2,1 Гб/с, предоставляемой DDR, будет недостаточно. Куда будет двигаться VIA после DDR? К двухканальной DDR, DDR-II, Rambus или Yellowstone (технология Rambus следующего поколения)?
Следующим нашим шагом будет DDR 333, затем DDR-II, спецификации которой сейчас обсуждаются в JEDEC. Мы уже несколько лет полагаем, что Rambus не имеет серьезного влияния на основной рынок PC, и сейчас ничто не заставляет нас думать иначе. В то же время, по мере падения цен, DDR только усиливает свои позиции, и сейчас объявляется все больше и больше материнских плат с поддержкой DDR.

В MCH чипсета i860 используется кэш с упреждающей выборкой. Есть ли что-либо подобное в P4X266?
На самом деле мы используем подобный дизайн в наших чипсетах еще с линейки x486. Мы называем этот кэш буфером упреждающей выборки (Memory Prefetch Buffer). Причем мы используем буферы не только при обращении процессор-память, но еще и при доступе PCI-память.


Рекомендуем почитать: